Resolução SD – EE1 2014.1

Questão 1 – a)

Montando a tabela verdade para a expressão $F = \overline{B} \cdot C \cdot \overline{D} + \overline{\overline{A} \cdot B \cdot C \cdot \overline{D} + A \cdot \overline{B} \cdot C}$, temos:

					x	y		
A	B	C	D	$\overline{B} \cdot C \cdot \overline{D}$	$\overline{A} \cdot B \cdot C \cdot \overline{D}$	$A \cdot \overline{B} \cdot C$	$\overline{x + y}$	F
0	0	0	0	0	0	0	1	1
0	0	0	1	0	0	0	1	1
0	0	1	0	1	0	0	1	1
0	0	1	1	0	0	0	1	1
0	1	0	0	0	0	0	1	1
0	1	0	1	0	0	0	1	1
0	1	1	0	0	1	0	0	0
0	1	1	1	0	0	0	1	1
1	0	0	0	0	0	0	1	1
1	0	0	1	0	0	0	1	1
1	0	1	0	1	0	1	0	1
1	0	1	1	0	0	1	0	0
1	1	0	0	0	0	0	1	1
1	1	0	1	0	0	0	1	1
1	1	1	0	0	0	0	1	1
1	1	1	1	0	0	0	1	1

Montando o circuito correspondente a expressão F, temos:



Questão 1 – b)

Utilizando o Mapa de Karnaugh, no circuito F, temos:

		CD			
		00	01	11	10
AB	00	1	1	1	1
	01	1	1	1	0
	11	1	1	1	1
	10	1	1	0	1

OBS: Aqui, você deve verificar qual a melhor forma de redução (mintermos ou maxtermos). Nesse caso, a redução por mintermos tem quantidade menor de portas lógicas e é menor em área total.

Assim, obtemos a seguinte equação:

$$F = \overline{B} \cdot \overline{D} + \overline{C} + \overline{A} \cdot D + A \cdot B$$

Dessa forma, temos o seguinte circuito digital reduzido:



Determinando a área total em mm^2 dos circuitos, temos:

$$Circuito\ A \Rightarrow 5A_{not} + 7A_{and} + 2A_{or} = 5 \cdot 3 + 7 \cdot 10 + 2 \cdot 8 = 101\ mm^2$$

$$Circuito\ B \Rightarrow 4A_{not} + 3A_{and} + 3A_{or} = 4 \cdot 3 + 3 \cdot 10 + 3 \cdot 8 = 66\ mm^2$$

Questão 2 – a)

Tenha em mente essas seguintes equivalências para esse tipo de questão:



Com isso, basta apenas montar o novo circuito e, ao invés de pôr as portas AND, NOT e OR convencionais, coloque as suas equivalentes (Nessa forma, o circuito vai ficar maior e não simplificado. Como a questão não colocou tais restrições, então tá valendo).

Outra alternativa para essa questão (forma esperada) seria realizar algumas manipulações nas equações booleanas até encontrar a equação somente com portas NAND ou NOR. A ideia base para encontrar a equação NAND correspondente é de eliminar todos os $+$ da equação F e o inverso para encontrar a equação NOR (eliminar todos os $\cdot$ de F).

$$F_{NAND} = \overline{\left(A \cdot \overline{C} \cdot \overline{\left(\overline{B} + \overline{A}\right)}\right)} = \overline{\left(A \cdot \overline{C} \cdot A \cdot B\right)} = \overline{\left(A \cdot B \cdot \overline{C}\right)} = \overline{\left(\overline{\overline{A \cdot B}} \cdot \overline{C}\right)}$$

$$F_{NOR} = \overline{\left(A \cdot \overline{C} \cdot \overline{\left(\overline{B} + \overline{A}\right)}\right)} = \overline{A \cdot \overline{C}} + \overline{B} + \overline{A} = \overline{A} + C + \overline{B} + \overline{A} = \overline{A} + \overline{B} + C$$

$$\Rightarrow F_{NOR} = \overline{\overline{\overline{\overline{\overline{A} + \overline{B}} + C}}}$$

Montando o circuito digital utilizando NAND, temos:



Montando o circuito digital utilizando NOR, temos:



Caso montássemos utilizando o método indicado inicialmente, os circuitos ficariam nesse formato:





Questão 2 – b)

De forma análoga a letra a), reduzindo a equação $G = \overline{B \cdot \overline{C} + \overline{D}} + \overline{B + \overline{C} + D}$ temos:

$$G_{NAND} = \overline{B \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D}} = \overline{\overline{B \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D}}} = \overline{\overline{B \cdot \overline{C} \cdot D} \cdot \overline{\overline{B} \cdot C \cdot \overline{D}}}$$

$$\Rightarrow G_{NAND} = \overline{\overline{B \cdot \overline{C} \cdot D} \cdot \overline{\overline{B} \cdot C \cdot \overline{D}}}$$

$$G_{NOR} = \overline{\overline{B \cdot \overline{C} + \overline{D}} + \overline{B + \overline{C} + D}} = \overline{\overline{B} + C + \overline{D}} + \overline{B + \overline{C} + D}$$

$$\Rightarrow G_{NOR} = \overline{\overline{\overline{B} + C + \overline{D}} + \overline{B + \overline{C} + D}}$$

Montando o circuito digital NAND, temos:



Para portas NOR, temos:



Questão 3

A ideia de um MUX 4X1 é que, o valor da saída vai depender da chave selecionada. Para essa questão, é uma boa ideia a gente ter noção de como que funciona um MUX 4X1 com uma palavra de 1 bit. Dessa forma, a criação do MUX 4X1 de 3 bits fica bem mais fácil de montar e mais legível.

Lembrar da forma algébrica do MUX 4X1 de 1 bit talvez possa ajudar na construção.

$$G = A \cdot \overline{S_1} \cdot \overline{S_2} + B \cdot \overline{S_1} \cdot S_2 + C \cdot S_1 \cdot \overline{S_2} + D \cdot S_1 \cdot S_2$$

Montando o circuito, temos:



Tendo o MUX 4X1 de 1 bit, fica fácil expandir para 3 bits. Para simplificar a figura final, vamos criar um circuito integrado que represente o circuito acima:



Dessa forma, o circuito de um MUX 4X1 de 3 bits fica da seguinte forma:



Alguns pontos a se salientar:

- É possível fazer resolver a questão sem utilizar o CI? Claro que sim. Porém, note que dessa forma que foi feita, o circuito ficou bem mais simples e modularizado. De qualquer forma, sempre pergunte para o professor se é permitido esse tipo de simplificação.

- Durante a montagem do circuito, sempre tome como base conceitos do *Quartus*, como fio grosso para representar entradas e saídas com tamanho maior de 1 bit.

- Como a questão não impõe restrições de tamanho das portas lógicas e negação do terminal das portas utilizando o círculo (São as bolinhas que ficam juntos dos terminais das portas lógicas), então estou utilizando para simplificar os circuitos.

Questão 4

Para essa questão, basta criar a tabela-verdade, reduzir o circuito utilizando Mapa de Karnaugh e montar o diagrama. A fim de evitar uma tabela com 32 linhas, a entrada E será utilizada somente numa porta AND no final do circuito em conjunto com a saídas LEDA e LEDB.

Dessa forma, temos:

A_1	A_0	B_1	B_0	LEDA	LEDB
0	0	0	0	1	1
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	1	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	1	1

Reduzindo utilizando Mapa-K, para o LEDA temos:

		B_1B_0			
		00	01	11	10
A_1A_0	00	1	0	0	0
	01	1	1	0	0
	11	1	1	1	1
	10	1	1	0	1

$$LED_A = \overline{B_1} \cdot \overline{B_0} + A_0 \cdot \overline{B_1} + A_1 \cdot A_0 + A_1 \cdot \overline{B_1} + A_1 \cdot \overline{B_0}$$

Para o LEDB, temos:

		B_1B_0			
		00	01	11	10
A_1A_0	00	1	1	1	1
	01	0	1	1	1
	11	0	0	1	0
	10	0	0	1	1

$$LED_B = \overline{A_1} \cdot \overline{A_0} + \overline{A_1} \cdot B_0 + \overline{A_0} \cdot B_1 + \overline{A_1} \cdot B_1 + B_1 \cdot B_0$$

Assim, temos o seguinte diagrama:



Note que para incluir a entrada ENABLE, foi utilizado uma porta AND logo antes das saídas LEDA e LEDB, isso faz com que o circuito execute o que se é esperado.